Ces circuits sont des amplificateurs opérationnels d'entrée J-FET monolithiques incorporant des J-FET haute tension bien adaptés sur la même puce avec des transistors bipolaires standard.
Ces amplificateurs présentent de faibles courants de polarisation et de décalage d'entrée, une faible tension de décalage d'entrée et une dérive de tension de décalage d'entrée, couplées à un réglage de décalage qui ne dégrade pas la dérive ou le rejet en mode commun.
Les appareils sont également conçus pour une vitesse de balayage élevée, une large bande passante, un temps de stabilisation extrêmement rapide, un faible bruit de tension et de courant et un faible niveau de bruit 1/f.
Caractéristiques
■ ÉTAGE D'ENTRÉE J-FET À HAUTE IMPÉDANCE D'ENTRÉE
■ AMPLIFICATEURS OP J-FET À HAUTE VITESSE : jusqu'à 20 MHz, 50 V/µs
■ LE RÉGLAGE DE LA TENSION DE DÉCALAGE NE DÉGRADE PAS LA DÉRIVE OU LE REJET DE MODE COMMUN COMME DANS LA PLUPART DES AMPLIFICATEURS MONOLITHIQUES
■ COMPENSATION INTERNE ET GRANDE CAPACITÉ DE TENSION DIFFÉRENTIELLE D'ENTRÉE (JUSQU'À VCC+)
APPLICATIONS TYPES
■ INTÉGRATEURS DE PRÉCISION À HAUTE VITESSE
■ CONVERTISSEURS N/A ET CONVERTISSEURS RAPIDES
■ TAMPONS À HAUTE IMPÉDANCE
■ AMPLIFICATEURS À LARGE BANDE, À FAIBLE BRUIT ET À FAIBLE DÉRIVE
